خانه / مهندسی برق و الکترونیک / سایر موضوعات مهندسی برق و الکترونیک / دانلود مقاله isi تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با‌ ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk
دانلود مقاله isi تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با‌ ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk

دانلود مقاله isi تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با‌ ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk

عنوان فارسي مقاله :: دانلود مقاله isi تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با‌ ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk

عنوان انگليسي مقاله :: Design Techniques for Load-Independent Direct Bulk-Coupled Low Power QVCO

  • تعداد صفحه مقاله انگليسي ISI ::
  • تعداد صفحه مقاله فارسي ISI ::
  • کد مقاله ISI ::
8 صحفه PDF
19 صحفه WORD
52958

فهرست مطالب ترجمه فارسي مقاله isi ::

فهرست مطالب ترجمه فارسي مقاله isi ::

عبارات شاخص
چکیده
۱٫ مقدمه
شکل ۱٫ شمای QVCOهای متداول. (الف) P-QVCO. (ب) S-QVCO.
۲٫ طراحی مدار ارائه شده
شکل ۲٫ QVCO ارائه شدۀ نوع LC با استقلال بار و تزویج bulk .
الف. تزویج مستقیم bulk
ب. عملکرد کلاس C
شکل ۳٫ مدار مرجع برای نشان دادن نمادهای ولتاژ و جریان
شکل ۴٫ شمای (الف) DBC-VCO (با ضربه‌زنی خازن) و (ب) DBC-QVCO (بدون ضربه‌زنی خازن).
ج. خازن tapped و استقلال بار
شکل ۵٫ خروجی‌های شبیه‌سازی شدۀ حوزۀ زمان
شکل ۶٫ مقایسۀ طیف شبیه‌سازی شدۀ طراحی ارائه شده با QVCO متداول
شکل ۷٫ تانک و دامنۀ خروجی طرح ارائه شده در برابر DBC-QVCO بدون ضربه‌زنی خازن
شکل ۸٫ ریزگراف تراشۀ LC QVCO ارائه شده
شکل ۹٫ (الف) طیف اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده. (ب) طیف اصلی بزرگنمایی شده.
شکل ۱۰٫ نویز فاز اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده در فرکانس ۲۶/۶ گیگاهرتز.
شکل ۱۱٫ محدودۀ تنظیم اندازه‌گیری شده و توان خروجی DBC-QVCO.
جدول ۱
مقایسۀ عملکرد QVCO
۴٫ نتیجه‌گیری

ترجمه چکيده مقاله ISI ::

ترجمه چکيده مقاله ISI ::

– تکنیک‌های طراحی برای یک اسیلاتور کنترل‌شده با ولتاژ نوع تربیع با تزویج مستقیم bulk (DBC-QVCO) LC CMOS با نویز پایین فاز و توان پایین و مستقل از بار در این مقاله ارائه می‌شوند. یک تکنیک ضربه‌زنی خازن به منظور کاهش نویز فاز و دستیابی به فرکانس نوسان مستقل از بار به کار می‌رود. عملکرد کلاس C به منظور کاهش هرچه بیشتر نویز فاز و مصرف توان استفاده می‌شود. تزویج تربیع از طریق تزویج bulk حاصل می‌شود که نتیجۀ آن کاهش هر دوی توان و مساحت است. DBC-QVCO در یک فرایند BiCMOS 18/0 میکرومتری پیاده‌سازی شده و مساحت ۳/۰ میلی‌مترمربع را اشغال می‌کند. DBC-QVCO پیاده‌سازی باعث نویز فاز اندازه‌گیری‌شدۀ ۲/۱۱۴- dBc/Hz در آفست ۱ مگاهرتزی از حامل ۲۶/۶ گیگاهرتز می‌شود در حالی که تنها ۲/۳ میلی‌وات توان را از یک منبع تغذیۀ ۱ ولتی مصرف می‌کند. DBC-QVCO به عدد شایستگی (FOM) برابر ۱/۱۸۵- dBc/Hz و یک عدد شایستگی با مساحت ۳/۱۹۰- dBc/Hz دست می‌یابد که در مقایسه با QVCOهای اخیراً منتشر شده که در یک دامنۀ فرکانسی مشابه کار می‌کنند، بهترین عدد است.

دانلود مقاله isi تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با‌ ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk

پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *