خانه / مهندسی برق و الکترونیک / سایر موضوعات مهندسی برق و الکترونیک / دانلود مقاله isi یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده برای کاهش جریان نشتی
دانلود مقاله isi یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده برای کاهش جریان نشتی

دانلود مقاله isi یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده برای کاهش جریان نشتی

عنوان فارسي مقاله :: دانلود مقاله isi یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده برای کاهش جریان نشتی

عنوان انگليسي مقاله :: A Combined Gate Replacement and Input Vector Control Approach for Leakage Current Reduction

  • تعداد صفحه مقاله انگليسي ISI ::
  • تعداد صفحه مقاله فارسي ISI ::
  • کد مقاله ISI ::
10 صحفه PDF
31 صحفه WORD
53215

فهرست مطالب ترجمه فارسي مقاله isi ::

فهرست مطالب ترجمه فارسي مقاله isi ::

چکیده
مقدمه
شکل ۱٫ جریان نشتی (a) اینورتر (b) NAND دو ورودی ، و (c) NAND سه ورودی. اطلاعات توسط شبیه سازی در cadence spectre با استفاده از فرآیند بدست آمده اند.
نمونه محرک برای جایگزینی گیت. (a) مدار محک MCNC اصلی C17 با نشتی کل تحت MLV بهینه شده. (b) C17 با مدار جدید با ۳ گیت جایگزین شده و نشتی کل تحت همان MLV.
کارهای مرتبط
الگوریتم دقیق
کنترل نقطه درونی
کاهش نشتی با جایگزینی گیت
خروجی اصلی
گیت های خارج از کتابخانه
خروجی های چندگانه
هزینه های دیگر
الگوریتم جایگزینی گیت سریع
تصحیح
شکل ۴٫ شبه رمز الگوریتم جایگزینی گیت
پیچیدگی
توسعه
شکل ۵٫ نمایش گواهی کمال مساله MLV. (a) مدار برای آزمایش رضایت بخش بودن (b) کاهش آزمایش رضایت بخش بودن به MLV
حل مساله ی MLV+
تکمیل بودن-NP مساله MLV
مساله MLV+ و طرح کلی روش تقسیم-و-غلبه
پیدا کردن MLV بهینه برای مدارات درختی
شکل ۶٫ MLV در ک مدار، پیش و پس از جایگزینی گیت
پیچیدگی
اتصال مدارات درختی به هم
شکل ۷٫ حل تداخل در به هم متصل کردن مدارات درختی
تجزیه و تحلیل هزینه ها
نتایج آزمایش
جدول ۲٫ نتایج ۴۳ مدار بزرگ با ورودی های اولیه ی بیش از ۲۲تا
شکل ۸٫ درصد نشتی و WLS 43 مدار بزرگ با ۲۲ ورودی اولیه یا بیشتر. محور X محک های ذخیره شده با جریان نشتی در روش تقسیم-و-غلبه را لیست کرده است؛ محور Y درصد نشتی و WLS گیت ها را نشان می دهد.
جدول ۳٫ مقایسه ی عملکرد متوسط با الگوریتم
نتیجه گیری

ترجمه چکيده مقاله ISI ::

ترجمه چکيده مقاله ISI ::

کنترل بردار ورودی (IVC) تکنیک معروفی برای کاهش توان نشتی است. این روش، از اثر پشته های ترانزیستوری در دروازه های منطقی (گیت) CMOS _با اعمال مینیمم بردار نشتی (MLV) به ورودی های اولیه ی مدارات ترکیبی، در طی حالت آماده بکار_ استفاده می کند. اگرچه، روش IVC (کنترل بردار ورودی)، برای مدارات با عمق منطقی زیاد کم تاثیر است، زیرا بردار ورودی در ورودی های اولیه تاثیر کمی بر روی نشتی گیت های درونی در سطح های منطقی بالا دارد. ما در این مقاله یک تکنیک برای غلبه بر این محدودیت ارایه می کنیم؛ بدین سان که گیت های درونی با بدترین حالت نشتی شان را، با دیگر گیت های کتابخانه جایگزین می کنیم، تا عملکرد صحیح مدار را در طی حالت فعال تثبیت کنیم. این اصلاح مدار، نیاز به تغیر مراحل طراحی نداشته، ولی دری را به سوی کاهش بیشتر نشتی _وقتی که روش MLV (مینیمم بردار نشتی) موثر نیست_ باز می کند. آنگاه ما، یک روش تقسیم-و-غلبه که جایگزینی گیت های را مجتمع می کند، یک الگوریتم جستجوی بهینه MLV برای مدارات درختی، و یک الگوریتم ژنتیک برای اتصال به مدارات درختی، را ارایه می کنیم. نتایج آزمایشی ما بر روی همه ی مدارات محک MCNC91، نشان می دهد که ۱) روش جایگزینی گیت، به تنهایی می تواند ۱۰% کاهش جریان نشتی را با روش های معروف، بدون هیچ افزایش تاخیر و کمی افزایش سطح، بدست آورد: ۲) روش تقیسم-و-غلبه، نسبت به بهترین روش خالص IVC 24% و نسبت به روش جایگذاری نقطه کنترل موجود ۱۲% بهتر است: ۳) در مقایسه با نشتی بدست آمده از روش MLV بهینه در مدارات کوچک، روش ابتکاری جایگزینی گیت و روش تقسیم-و-غلبه، به ترتیب می توانند بطور متوسط ۱۳% و ۱۷% این نشتی را کاهش دهند.

دانلود مقاله isi یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده برای کاهش جریان نشتی

پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *